PATENT ABSTRACTS OF JAPAN

(11) Publication number: 63286090 A

(43) Date of publication of application: 22.11.88

(51) Int. CI

H04N 9/89 H03L 7/08

(21) Application number: 62121839

(71) Applicant:

PIONEER ELECTRONIC CORP

(22) Date of filing: 19.05.87

(72) Inventor:

MORIYAMA YOSHIAKI

(54) METHOD FOR SYNCHRONIZATION LOCKING OF PLL CIRCUIT


(57) Abstract:

PURPOSE: To contrive to swift and stably synchronize locking to a color burst signal by resetting the phase of a signal of a chrominance carrier frequency so as to minimize the initial phase error between a signal of the chrominance carrier frequency and a color burst signal in switching an object of PLL locking from the reproduced horizontal synchronizing signal into the color burst signal.

CONSTITUTION: Suppose that a range of +180°@-180° of a phase error θ obtained by a phase comparator 27 is expressed in terms of the complement of 2 as 011,...1 to 100,...0, then a PLL control circuit 20 decides the mode of reset based on the value of the high-order 3-bit. For example, the phase error θis in the range of +45°@-45° in figure (a), and the phase of the clock fSC is reset so that the position S_{a} is to be a position S_{i} .

Thus, the phase error θis decreased in the range of 0@45° as shown in figure (b). Since the initial phase error θ of the color burst signal in the changeover is within ±45°, the locking to the color burst signal is attained stably at a high speed.

COPYRIGHT: (C)1988,JPO&Japio



(19)日本国特許庁(JP)

(12)特許公報 (B2)

(11) 特許出願公告番号

特公平8-28889

(24)(44)公告日 平成8年(1996)3月21日

(51) Int. C1. 6

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 9/89

HO4N 9/89

Z

発明の数

(全8頁)

(21)出顧番号

特願昭62-121839

(22)出願日

昭和62年(1987)5月19日

(65) 公開番号

特開昭63-286090

(43)公開日

昭和63年(1988)11月22日

(71)出願人 999999999

パイオニア株式会社

東京都目黒区目黒1丁目4番1号

(72) 発明者 守山 義明

埼玉県所沢市花園4丁目2610番地 パイオ

ニア株式会社所沢工場内

(74)代理人 弁理士 藤村 元彦

審査官 鈴木 明

(56)参考文献 特開昭58-114587 (JP, A)

(54) 【発明の名称】 P L L 回路の同期引込み方法

1

【特許請求の範囲】

【請求項1】記録媒体から再生された再生映像信号から 抽出された再生水平同期信号と水平走査周波数信号との 位相差に応じた周波数のクロック信号を発生する一方、 前記再生映像信号からカラーバースト信号が抽出される 場合には、前記カラーバースト信号と色搬送波周波数信 号との位相差に応じたクロック信号発生動作に切り換え るようにしたPLL回路の同期方法であって、

前記再生水平同期信号と前記水平走査周波数信号との位相差に応じたクロック信号発生動作から、前記カラーバースト信号と前記色搬送波周波数信号との位相差に応じたクロック信号発生動作へと切り換えるときには、

前記色搬送波周波数信号と前記カラーバースト信号との 初期位相誤差が最小となるように、前記色搬送波周波数 信号の位相をリセットすることを特徴とするPLL回路の 2

同期引込み方法。

【請求項2】前記カラーバースト信号は色搬送波周波数の4倍の周波数でサンプリングされ、前記位相誤差はディジタル数値で表現されているものとし、前記位相誤差の上位3ビットの値に応じて、元の位相を保つか、90°位相を進めるか、90°位相を遅らせるか、元の位相を反転させるかのいずれかを選択的に行なうことによって前記位相のリセットを行なうことを特徴とする特許請求の範囲第1項記載のPLL回路の同期引込み方法。

【請求項3】前記位相のリセットを行なうと共に、前記位相誤差の上位3ビットの全ての値を3ビット目の値に等しくして前記PLL回路内のループフィルタに入力するようにしたことを特徴とする特許請求の範囲第2項記載のPLL回路の同期引込み方法。

【請求項4】 前記カラーバースト信号は色搬送波周波数

の4倍の周波数でサンプリングされ、位相誤差をθとす ると、前記色搬送波周波数の信号と前記カラーバースト 信号との位相を比較する位相比較器から $\sin \theta$ と $\cos \theta$ の 2つの出力が得られるものとし、 $\sin \theta$ と $\cos \theta$ の値の正 負及び $|\sin \theta| - |\cos \theta|$ の値の正負によって前記位相 のリセットの態様を決めるようにしたことを特徴とする 特許請求の範囲第1項記載のPLL回路の同期引込み方 法。

【請求項5】cosθが正の値で sinθ | - cosθ | が負 の値のときは元の位相を保ち、 $\sin\theta$ 及び $|\sin\theta|$ - $|\cos\theta|$ $s\theta$ | が共に正の値のときは90° 位相を進め、 $sin\theta$ が負 の値で $|\sin \theta| - |\cos \theta|$ が正の値のときは 90° 位相を 遅らせ、 $\cos \theta$ 及び $|\sin \theta| - |\cos \theta|$ が共に負の値の ときは元の位相を反転することによって前記位相のリセ ットを行なうことを特徴とする特許請求の範囲第4項記 載のPLL回路の同期引込み方法。

【発明の詳細な説明】

技術分野

本発明は、PLL回路の同期引込み方法に関し、特に再 生映像信号に同期したクロックを発生するPLL回路の同 期引込み方法に関するものである。

背景技術

ビデオディスクプレーヤ、VTRなどの映像信号再生装 置では、装置内で発生される基準水平同期信号を基準と してスピンドルモータなどの回転系を制御する構成とな っているので、記録媒体から得られる再生映像信号はジ ッタ(時間軸変動)を含むものの、平均的には基準水平 同期信号に同期している。したがって、再生映像信号に 同期したクロックを発生するPLL回路を再生映像信号に 同期させる前に基準水平同期信号に同期させておけば、 再生映像信号への同期引込みが容易になり短時間で確実 に引き込めることになる。また、映像信号を安定に再生 しているときは、再生水平同期信号よりもカラーバース ト信号の方が位相誤差を高精度で検出できるので、PLL 回路をカラーバースト信号に対して同期させるのが良

ところで、PLL回路が再生水平同期信号を同期の対象 としこれに同期している状態から、同期の対象をカラー バースト信号に切り換えるとき、カラーバースト信号の 初期位相誤差が大きいと同期引込みに時間がかかった り、同期引込みが不安定となることがある。また、同期 引込みしたときでもサイクル・スリップのために色搬送 波周波数fscの整数サイクルだけ位置がずれたところで 同期することもあり、位相比較特性がsin形のときは特 にこの問題が顕著となる。

発明の概要

本発明は、上述した点に鑑みなされたもので、記録媒 体から再生された再生映像信号から抽出された再生水平 同期信号と水平走査周波数信号との位相差に応じた周波 数のクロック信号を発生する一方、前記再生映像信号か

らカラーバースト信号が抽出される場合には、前記カラ ーバースト信号と色搬送波周波数信号との位相差に応じ たクロック信号発生動作に切り換えるようにしたPLL回 路の同期方法であって、前記再生水平同期信号と前記水 平走査周波数信号との位相差に応じたクロック信号発生 動作から、前記カラーバースト信号と前記色搬送波周波 数信号との位相差に応じたクロック信号発生動作へと切 り換えるときには、前記色搬送波周波数信号と前記カラ ーバースト信号との初期位相誤差が最小となるように、 前記色搬送波周波数信号の位相をリセットすることを特

徴としている。 実 施 例

以下、本発明の実施例を図に基づいて詳細に説明す

第1図は本発明に係るPLL回路を有する、例えば信号 処理をディジタル的に行なう構成の映像信号再生装置の ブロック図である。図において、ビデオディスクなどの 記録媒体から読み取られたFM映像信号は、アナログLPF (ローパスフィルタ) 1を介してA/D変換器2に供給さ 20 れる。LPF1はA/D変換における折り返しひずみを除去す るためのものである。A/D変換器2から出力されるディ ジタル化FM映像信号は、ディジタルBPF(バンドパスフ ィルタ)3に供給される。このディジタルBPF3は、FM音 声信号をも含むA/D変換出力から映像信号の検波に必要 な成分のみを抽出して次段のFM検波回路4に供給する。 FM検波回路4としては、例えば、本出願人により特願昭 59-262481号にて提案された構成のものを用い得る。FM 検波回路4の検波出力はビデオLPF5において映像信号の ベースバンド成分のみが抽出される。

映像信号のドロップアウトを検出するためのドロップ アウト検出回路6が設けられている。このドロップアウ ト検出回路6は例えばレベルコンパレータ構成となって おり、FM検波回路4におけるディジタル化FM映像信号の エンベロープ成分の2乗信号の信号レベルが所定値以下 になったことを検出してドロップアウト検出信号を出力 する。ビデオLPF5を通過したディジタル化映像信号はド ロップアウト補正回路7及び信号分離回路8に供給され る。ドロップアウト補正回路7はドロップアウト検出回 路6から供給されるドロップアウト検出信号に応答して ドロップアウトの補正を行なう。

信号分離回路8はディジタル化映像信号中に含まれる 水平同期信号やカラーバースト信号などの信号を分離し てPLL回路9に供給する。PLL回路9は再生映像信号に同 期したクロックを発生するものであり、その同期の対象 として信号分離回路8からの再生水平同期信号、カラー バースト信号及び基準信号発生回路10からの基準水平同 期信号の3信号が入力され、これら信号に基づいて4fsc (fscは色副搬送波周波数)及び4N₁fsc (N₁は2以上の 整数で、例えば3)のクロックを発生する。この4fsc及 50 び4N₁fscのクロックはディジタル信号処理のためのクロ

10

40

ックとして用いられ、A/D変換器2のサンプリングクロ ック及びビデオLPF5までの信号処理のクロックを4N1fsc とし、ビデオLPF5の出力から4fscのクロックにダウンサ ンプリングする。また、信号分離回路8では、4fscのク ロックを再生水平同期信号及びカラーバースト信号のサ ンプリングクロックとする。

ドロップアウト補正回路7から出力されるディジタル 化映像信号はPLL回路9で発生される4fscのクロックに よってバッファメモリ11に書き込まれる。このバッファ メモリ11からのデータの読出しは、基準信号発生回路10 で発生される4fscの基準クロックによってなされる。こ のように、再生映像信号とは関係のない安定した基準ク ロックによってバッファメモリ11からのデータの読出し を行なうことにより、再生映像信号のジッタを吸収する ことができるのである。バッファメモリ11から読み出さ れたディジタル化映像信号はD/A変換器12でアナログ化 されて再生映像出力となる。

第2図は本発明の同期引込み方法が適用されるPLL回 路9の具体的な構成を示すブロック図である。同図にお いて、信号分離回路8で再生映像信号から分離された再 生水平同期信号 (PB H) 及び基準信号発生回路10で発生 された基準水平同期信号 (REF H) は、PLLコントロール 回路20によって切換え制御されるセレクタ21の2入力と なる。セレクタ21によって選択された再生水平同期信号 又は基準水平同期信号はコントロール回路20に供給され ると共に第1の位相比較器22の一入力となる。位相比較 器22の比較出力はコントロール回路20に供給されると共 に加算器23及びセレクタ24の各一入力となる。セレクタ 24はコントロール回路20によって切換え制御される。こ のセレクタ24の選択出力はリミッタ25に供給される。リ ミッタ25は入力信号に対する振幅制限動作を選択的に行 なう構成となっており、その選択制御はコントロール回 路20によって行なわれる。リミッタ25の出力はセレクタ 26の一入力となる。

一方、信号分離回路8で再生映像信号から分離された カラーバースト信号 (CB) は第2の位相比較器27の一入 力となる。この位相比較器27の比較出力はコントロール 回路20に供給されると共にセレクタ26の他入力となる。 セレクタ26はコントロール回路20によって切換え制御さ れる。このセレクタ26の選択出力はPLLのループ特性を 決めるためのループフィルタ28に供給される。ループフ ィルタ28は所望の特性を実現するように構成されたディ ジタルフィルタであり、その出力はD/A変換器29でアナ ログ電圧に変換されてVCO (電圧制御発振器) 30の制御 電圧となる。VC030はD/A変換器29の出力電圧により発振 周波数が制御され、その出力は本回路のマスタークロッ クfмとなると共に、N₁分周器31を経由してN₂分周器32と N₃分周器33とコントロール回路20に供給される。N₂分周 器32の出力は位相比較器22の他入力となり、またNa分周 器33の出力は位相比較器27の他入力となっており、以上 50 によりPLLが形成されている。

N₁分周器31はマスタークロックf_Mを再生水平同期信号 及びカラーバースト信号のサンプリングクロック4fscま で分周するためのものであり、例えばfm=16fscとした 場合N₁=4となる。N₂分周器32はN₁分周器31の出力(f_M /N₁)を水平走査周波数f_Hまで分周するためのものであ り、NTSC方式ではN2=910となる。N3分周器33はN1分周 器31の出力 (f_M/N₁) を色副搬送波周波数fscまで分周す るためのものであり、fm/N1=4fscのとき、N3=4とな

PLLコントロール回路20はフリップフロップとPLA (Pr ogrammable Logic Array) の組合せ、あるいはマイクロ コンピュータなどにより構成され、電源投入時などに発 せされる初期リセット信号(IRST)、垂直プランキング 期間であることを示す垂直プランキング信号(VBLK)、 サーチあるいはビジュアル・スキャン中であることを示 すスキャン信号 (SCAN)、静止画などの特殊再生におい て隣接トラックにジャンプしたことを示すジャンプ信号 (JUMP) などを制御信号とし、セレクタ21,24,26の切換 え、リミッタ25の振幅制限動作の選択、ループフィルタ 28の初期状態へのセット、分周器32,33のリセットなど の制御を行なう。なお、ループフィルタ28の初期状態へ のセットは、ディジタルフィルタ内の各レジスタが所定 値に設定されることによって行なわれる。

第3図は第2図における位相比較器27の構成の一例を 示すプロック図である。同図において、カラーバースト 信号を一入力とする加減算器270は色搬送波周波数fscの 信号の論理 ("H"又は"L") に応じて加算又は減算を行 なう。この加減算器270の加減算出力は、カラーバース ト期間中にPLLコントロール回路20から出力される4fsc の周波数のクロック毎にDフリップフロップからなる第 1のレジスタ271に取り込まれる。この第1のレジスタ2 71の出力は当該レジスタ271のクロックと同一のクロッ ク毎にDフリップフロップからなる第2のレジスタ272 に取り込まれる。第1及び第2のレジスタ271,272はシ フトレジスタを構成しており、クロックが入力される前 にPLLコントロール回路20から出力されるリセット信号 によって各レジスタの内容が"0~にリセットされる。第 1のレジスタ271の出力は $\Sigma A \cos \theta$ 信号として出力され ると共に除算器273の一入力となる。一方、第2のレジ スタ272の出力は $\Sigma A \sin \theta$ 信号として出力されると共に 加減算器270及び除算器273の各他入力となる。除算器27 3の出力はROM等によって構成されるtan-1変換器274を経 ることにより位相誤差θとなる。

加減算器270の一入力となるカラーバースト信号はサ ンプリング周波数が4fscであるから、第4図に示すよう に、カラーバースト信号の1サイクル当り4つのサンプ ル点を持つ。この4つのサンプル点を色搬送波周波数fs cの信号の立上がりから順にS1, S2, S3, S4とする。

かかる構成において、位相誤差の算出を行なう前に、

PLLコントロール回路20からのリセット信号により、第 1及び第2のレジスタ271,272の内容は"0"にリセット される。リセット解除後、最初のサンプル値Siが入力さ れると、色搬送波周波数fscの信号が"H"なので加減算 器270は加算を行うが、レジスタ272の出力が"0"なので 加減算器270の出力はS1となり、これがクロックの最初 の立上がりでレジスタ271に取り込まれる。このときレ ジスタ272にはレジスタ271の内容がシフトされるので、 レジスタ272の内容は"0"のままとなる。よって、次の サンプル値S2が入力されるときも色搬送波周波数fscの 信号が "H"なので、加減算器270の出力はS2となり、こ れがクロックの2番目の立上がりでレジスタ271に取り 込まれると同時にレジスタ272にはレジスタ271からシフ トされたS₁が取り込まれる。次にサンプル値S₃が入力さ れると、色搬送波周波数fscの信号が "L"になるので、 加減算器270の出力はS1-S3となり、これがクロックの 3番目の立上がりでレジスタ271に取り込まれると同時 に、レジスタ272にはS₂が取り込まれる。更に、サンプ ル値Saが入力されると、色搬送波周波数fscの信号が "L"なので、加減算器270の出力はS2-S4となり、これ がクロックの4番目の立上がりでレジスタ271に取り込 まれると同時にレジスタ272にはS₁-S₃が取り込まれ

以上のように、カラーバースト信号のサンプル値が $S_1, S_2, S_3, S_4, S_1, \cdots$ と入力される毎に、加減算器270の出力は $S_1, S_2, S_1 - S_3, S_2 - S_4, S_1 + S_1 - S_3, \cdots$ となり、第1のレジスタ271と第2のレジスタ272は、巡回的にシフトしながら Σ ($S_2 - S_4$)と Σ ($S_1 - S_3$)の値を取り込んでいき、カラーバースト期間が終了してクロックが停止したときには、カラーバースト信号と色搬送波周波数fscの信号の位相誤差を θ 、カラーバースト信号の振幅をAとすると、サンプル値 S_1, S_2, S_3, S_4 はそれぞれA. $sin \theta$, $A\cos\theta$, $A\sin\theta$, $A\cos\theta$ となるから、第1のレジスタ271の出力は Σ ($S_2 - S_4$)= $\Sigma A\cos\theta$ 、第2のレジスタ272の出力は Σ ($S_1 - S_3$)= $\Sigma A\sin\theta$ となる。よって、除算器273の出力は Σ 1の となり、 Σ 1の出力として位相誤差 Σ 1の得られることになる。

次に、かかる構成の位相比較器27を有するPLL回路の 動作について説明する。

電源投入時や映像信号が入力されていないときは、PLLコントロール回路20は初期リセット信号 (IRST) などの制御信号により、セレクタ21をa側として基準水平同期信号を選択し、セレクタ24をa側として位相比較器22の比較出力を選択し、リミッタ25を振幅制限状態とせずにスルーとし、セレクタ26をa側にしてリミッタ25の出力を選択する。また、電源投入直後の状態では、VCO30の初期周波数がPLLロック時の中心値に設定されるようにループフィルタ28がセットされ、位相比較器22の2つの入力の初期位相誤差が0となるように№分周器32がコントロール回路20を介した基準水平同期信号によってリ

セットされる。これらのセット、リセットが解除された 後、PLLはセレクタ21で選択された基準水平同期信号へ の同期引込みを開始する。

位相比較器22はVCO30の出力を分周して得た水平走査 周波数fmのクロックと基準水平同期信号との位相誤差を ディジタル値で検出する。検出された値はセレクタ24、 リミッタ25及びセレクタ26を介してループフィルタ28に 入力される。ループフィルタ28の出力はD/A変換器29で アナログ化されてVOC30の制御電圧となる。コントロー 10 ル回路20は位相比較器22の出力を監視し、同期の引込み 開始からn1・H (例えば、n1=16) 以内に位相誤差がn2 回 (例えば、4回)連続して第1の所定範囲W1 (例えば、+1.2~-1.6°) 内に入るとロックしたとみなし、 このとき映像信号が再生されていれば、コントロール回 路20は直ちにセレクタ21をb側に切り換えて再生水平同 期信号を選択すると共にN2分周器32を再生水平同期信号 によってリセットし、再生水平同期信号に対して位相比 較器22の初期位相誤差が0になるようにする。

コントロール回路20は基準水平同期信号のときと同様 20 に、N₂分周器32のリセットを解除して再生水平同期信号 への同期引込みを開始すると共に、位相比較器22の出力 を監視し、ロックの条件を満たすか否かを判定する。判 定の結果、ロックの条件を満たさないときはロック不能 とし、コントロール回路20はセレクタ21を再び a 側に切 り換えて基準水平同期信号を選択すると共にN₂分周器32 をリセットする。このとき、ループフィルタ28も初期状 態にセットしても良い。この後、基準水平同期信号に対 しても再びロック判定を行なうが、ここでもロック不能 となったときは、電源投入後の初期状態に戻して各部の セット・リセットを行なう。なお、ロック及びロック不 能の判定条件は、基準水平同期信号と再生水平同期信号 とで同じでも良く、又異なっていても良い(例えば、 n₁, n₂の値及び範囲W₁を変える)。基準水平同期信号の 場合は、信号自体のジッタがなく安定しているので、よ り簡単な判定条件としても問題ないが、再生水性同期信 号と同じにすればコントロール回路20内の制御が容易に なる。

セレクタ21をb側にしたとき、再生水平同期信号にロックしたと判定すると、コントロール回路20はリミッタ25を振幅制限動作させ、位相比較器22の出力の監視を続ける。ここで、振幅制限動作を再生水平同期信号にロックした状態で常に行なう代わりに、垂直ブランキング期間、ビデオディスクプレーヤのスキャンやサーチ、トラックジャンプなどの動作時にのみ振幅制限を行なううにしても良い。再生水平同期信号にロックした後、位相比較器22の出力が所定範囲W2を超えると、そのときからn3・H以内に位相誤差がn4回連続して所定範囲W2内に入らないとロック外れとみなし、この場合もセレクタ21をa側に切り換えて基準水平同期信号を同期対象とする。これらの範囲W1,W2,W3 (基準水平同期信号の場合も含

10

30

50

む) はそれぞれ異なっていても良いが、同じ値とし、又 n_3 , n_4 もそれぞれ n_1 , n_2 と同じ値の方がコントロール回路20内の制限が容易になる。

再生水平同期信号にロックした状態において、カラーバースト信号が入力されていてかつ位相比較器22の出力がロックの判定に用いた第1の所定範囲Wiよりも更に狭い第2の所定範囲Wi(例えば、±0.1°)内に入ったとき、コントロール回路20はセレクタ26をも側に切り換えて位相比較器27の出力を選択すると共に、VC030の出力を分周して得た色副搬送波周波数fscのクロックとカラーバースト信号との位相誤差が最小となるように、fscのクロックの位相をリセットする。この位相のリセットに関しては後で詳細に説明する。なお、垂直プランキング期間やビデオディスクプレーヤのサーチのときあるいはトラックジャップの直後ではセレクタ26を切り換えずにa側のままとするようにしても良い。

セレクタ26をb側にした後、コントロール回路20は位相比較器27の出力を監視し、セレクタ26の切り換え後からns・H以内に位相誤差がne回連続して所定範囲Ws(例えば、fscの位相で±21°~-22.5°)内に入るとロックとみなし、入らないとロック不能とみなしてセレクタ26をa側に切り換え、再生水平同期信号にロックしたときは、位相比較器27の出力を引き続き監視し、位相比較器27の出力が所定範囲Weを越え、そこからnr・H以内に位相誤差がne回連続して所定範囲Wr内に入らない場合はロック外れとみなし、ロック不能の場合と同様に、セレクタ26をa側に切り換える。また、コントロール回路20はセレクタ26がb側にあるときも位相比較器22の出力を監視し、再生水平同期信号に対してロック外れと判断した場合も、同様にセレクタ26をa側に切り換える。

ここで、 $n_5 \sim n_8$ は異なる値でも良いが、前述のように、 n_5 , n_7 は n_1 と、 n_6 , n_8 は n_2 とそれぞれ同じ値の方が良い。また、 W_5 , W_7 は同じ値の方が良いが、 W_3 とは異なる。これは、再生水平同期信号とカラーバースト信号とでは、位相比較を行なう周期(=1H)は同じであるが、位相比較信号の周波数が異なるためである。

通常の再生状態では、カラーバースト信号にロックしたままであるが、前述のように垂直プランキング期間、ビデオディスクプレーヤのサーチ時、トラックジャップの直後、カラーバーストのない部分の再生などでは、セレクタ26をa側に戻し、ロックの対象を再生水平同期信号に切り換えるようにしても良い。また、カラーバースト信号にロックした状態では、セレクタ24をb側に切り換えて加算器23の出力を選択するようにしておく。このとき、コントロール回路20は位相比較器27の出力と位相比較器22の出力から両者の位相差を計算しかつ平均化した後、これを加算器23の他入力とする。これにより、加算器23の出力は再生水平同期信号の位相誤差にオフセットを加えてカラーバースト信号の位相誤差にほぼ等しい

10

値としたものとなり、セレクタ26によってPLLのロックの対象をカラーバースト信号と再生水平同期信号との間で切り換えた瞬間、ループフィルタ28に大きな位相誤差が入力されることがないので、切換え前後においてPLLが不安定になることがないのである。

次に、先述したように、同期の対象を再生水平同期信号からカラーバースト信号に切り換えるときに、色搬送波周波数fscのクロックの位相をリセットする際の動作について説明する。このリセットは、セレクタ26の切換え前の位相比較器27の値に応じてN₃分周器33をリセットするか、当該分周器33の出力位相を選択して取り出すことによって行なう。

今、第3図に示す位相比較器27で得られる位相誤差θ の+180°~-180°の範囲が、2の補数で011……1か ら100……Oで表現されているものとすると、PLLコント ロール回路20は上位3ビットの値に基づいてリセットの 態様を決める。すなわち、上位3ビットが000又は111の ときは位相誤差θは±45°の範囲内にあるので、リセッ ト後の位相はリセット前の位相と同じで良く、この場合 は元の位相を保つ。上位3ビットが001又は010のときは 位相誤差θは+45°~+135°の範囲にあるので、各サ ンプル点を1つ左にずらすことによってクロックfscの 位相を90°進める。これは、位相誤差θの位相から90° 減じたものと等価であるから、リセット後の位相誤差θ は±45°の範囲内にある。上位3ビットが110又は101の ときは位相誤差θは-135°~-45°の範囲にあるの で、各サンプル点を1つ右にずらすことによってクロッ $fsc O 位相を90^{\circ}
遅らせてリセット後の位相誤差 <math>\theta$ を ±45°の範囲内に入れる。上位3ビットが011又は100の ときは位相誤差 0 が+135°~+180°又は-180°~-1 35°の範囲にあるので、クロックfscの位相に反転し て、各サンプル点を2つ右又は左へずらし、リセット後 の位相誤差θを±45°の範囲内とする。例えば第4図に おいて、(a) では位相誤差θが+45°~+135°の範 囲にあるが、S₄の位置がS₁となるようにクロックfscの 位相をリセットすることにより、(b)に示すように位 相誤差θを0~45°の範囲に減少できるのである。

これらのリセットを行なうと位相誤差 θ から90°の整数分だけ減じたことになり、2の補数表現では上位2ビット分に相当する値が減ぜられて、上位3ビットが同じ値となる。すなわち、各上位3ビットはリセット後は第5図に示すようになる。したがって、リセットを行なうと共に、位相誤差 θ を第2図のループフィルタ28に入力するときは、位相誤差 θ の上位3ビット全ての値と等しくすれば良い。このようにして、位相誤差 θ の値の補正を容易に行なうことができる。但し、リセットを行なったから、次の水平走査期間のカラーバースト信号の位相誤差からループフィルタ28に入力する場合はそのまま入力する。なお、位相誤差 θ の+180°~—180°の範囲が2

の補数ではなく、単純2進数で111……1から000……0 で表現されている場合でも、同様にリセットが可能であ り、リセットを行うと共に位相誤差θをループフィルタ 28に入力するときも同様に、位相誤差 θ の上位3ピット 全ての値を上位から3ビット目の値と等しくすれば良

上述したように、位相比較器27が-180°~+180°ま で正確に位相誤差θを出力できるような構成のもの(一 般的に、のこぎり波特性の位相比較器)であれば、上位 きるのであるが、sin形の特性の位相比較器などでは、 位相誤差が大きくなると出力が真の位相誤差の値からず れてくる。

そこで、sin形の位相比較器の場合は、sin θ , cos θ 及 $|V|\sin\theta - |\cos\theta|$ の各々の値の正負により位相誤差 θの範囲を求めてリセットの態様を決定する。第6図か らわかるように、 $\cos\theta$ が正の値で $|\sin\theta| - |\cos\theta|$ が負の値のときは、位相誤差θは±45°の範囲内にある ので、リセット後の位相はリセット前の位相と同じで良 い。 $\sin\theta$ 及び $|\sin\theta| - |\cos\theta|$ が共に正の値のとき は、位相誤差θは+45°~+135°の範囲にあるので、 クロックfscの位相を90°進める。sinθが負の値で sin $\theta \mid -|\cos \theta|$ が正と値のときは、位相誤差 θ は-135 °~-45°の範囲にあるので、クロックfscの位相を90 ° 遅らせる。cos及び|sinθ | -|cosθ | が共に負の値 のときは、位相誤差θが+135°~+180°又は-180° ~-135°の範囲にあるので、クロックfscの位相を反転

このように、sin形の位相比較器の場合にも、sin θ , c $\cos \theta$ 及び $|\sin \theta| - |\cos \theta|$ の各々の値の正負に基づい てクロックfscの位相のリセットを行なうことにより、 位相誤差θの値を±45°の範囲内とすることができる。 なお、sin形の位相比較器では、第3図の構成の位相比 較器から除算器273とtan-1変換器274を省略できるの で、より少ないハードウェア量となる。

以上の説明では、カラーバースト信号は4fscの周波数 でサンプリングされ、1サイクル当り4つのサンプル点 を持つとしたが、sin形でなく位相誤差θを直接求める 位相比較器では他のサンプリング周波数でも同様に位相 誤差θからfscの位相を決定してリセットすることがで きる。サンプリング周波数がfscのN倍とすると、360° /Nの単位で位相がリセットされる。但し、サンプリング 周波数が変わるとそれに応じて第3図の回路に変更が必 要となる。sin形の位相比較器でも他のサンプリング周 波数が可能であるが、位相誤差 θ の範囲の求め方はより 複雑なものとなる。

12

このように、PLLの同期の対象を再生水平同期信号か らカラーバースト信号に切り換えるとき、クロックfsc の位相をリセットすることにより、この切換えの際のカ ラーバースト信号の初期位相誤差θが±45°以内となる ので、カラーバースト信号への同期引込みが高速かつ安 3ビットの値によってリセットの態様を決めることがで 10 定に行なうことができるのである。なお、本発明は、PL L回路内の処理をディジタル的に行なうのに適している が、サンプリング, $\sin\theta$, $\cos\theta$, θ の計算など、基本的 な考え方はアナログ処理にも適用可能である。 発明の効果

> 以上説明したように、本発明による同期引込み方法に よれば、再生映像信号に同期したクロックを発生するPL L回路において、同期の対象を再生水平同期信号からカ ラーバースト信号へ切り換えるとき、色搬送波周波数の 信号とカラーバースト信号との初期位相誤差が最小とな 20 るように、色搬送波周波数の信号の位相をリセットする ことにより、カラーバースト信号の初期位相誤差が±45 。 以内となるので、カラーバースト信号への同期引込み を髙速かつ安定に行なうことができる。

【図面の簡単な説明】

第1図は本発明に係るPLL回路を有する映像信号再生装 置のプロック図、第2図は本発明による同期引込み方法 が適用されるPLL回路の具体的な構成を示すプロック 図、第3図は第2図における位相比較器の構成の一例を 示すブロック図、第4図は第3図の回路動作を説明する 30 ための波形図、第5図は位相誤差のの上位3ビットのリ セット前とリセット後の値を示す図、第6図は $\sin heta$, \cos $s\, heta$ 及び $|\sin heta\mid-|\cos heta\mid$ の符号関係を示す波形図で ある。

主要部分の符号の説明

8 ……信号分離回路、9 ……PLL回路

10 ……基準信号発生回路

11……バッファメモリ

20 ·····PLLコントロール回路

21, 24, 26……セレクタ


40 22,27……位相比較器

28……ループフィルタ


31, 32, 33……分周器

【第1図】


【第2図】



【第3図】



【第4図】



位相誤差的	リセット前	リセット	リセット後
+135°~ +180°	011	- 100	111
+90°~+/35°	0101	-010	000
+45°~+90°	001		111
0° ~+45°	000	-000	000
-45°~ 0°	111		111
-90° ~-45°	1101	-110	000
-135°~ -90°	101		111
-180°~-135°	100	-100	000

